Deklaration der Entity

Die Implementierung findet von Aussen nach Innen statt. Begonnen wird also mit der zu Anfang betrachteten Black Box. In VHDL wird diese Schnittstelle zur Umwelt durch eine sogenannte ENTITY dargestellt.
Wie auch in der Skizze, werden hier nur die Signale, die mit der Aussenwelt in Verbindung stehen, beachtet.




ENTITY regchange IS PORT ( e   : IN STD_LOGIC_VECTOR (7 DOWNTO 0);        -- Eingangssignale a   : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);       -- Ausgangssignale cs  : IN STD_LOGIC                             -- Taktsignal (Enablebit) ); END regchange;

 Deklaration der Architecture

Zu jeder Entity gehört mindestens eine Architecture, die das Innere der Schaltung beschreibt.
In dieser Architecture wird nun der zuvor überlegte Algorithmus realisiert.

Die hier zu verwirklichende Architecture wird aus nur einem einzigen Prozess bestehen. Dieser wiederum ist, wie alle Prozesse, von seiner Sensitivity List abhängig. (Dies ist eine Liste von Signalen, deren Änderung den Prozess in Gang setzt.)
Das Enablebit (cs) steht hier als einziges Signal in dieser Liste, das bedeutet, dass die Schaltung nur arbeitet, wenn sich der Wert dieses Signals ändert. Da im Algorithmus jedoch die Bedingung eines gesetzten Bits gefordert wird, ist noch eine weitere Abfrage notwendig, da der Prozess im jetzigen Zustand auch laufen würde, wenn das Bit sich von '1' auf '0' ändert.
Dies wird durch ein IF-Kommando mit der Bedingung der steigenden Taktflanke gelöst.




ARCHITECTURE arch_regchange OF regchange IS   --Deklaration und Initialisierung des Registersignals SIGNAL r : STD_LOGIC_VECTOR (7 DOWNTO 0 ) := "XXXXXXXX"; BEGIN PROCESS(cs)                            -- Prozess mit cs in Sensitivity List BEGIN IF cs'EVENT AND cs = '1' THEN          -- Abfrage nach steigender Taktflanke . . .



Ab hier gibt es nun zwei Varianten für die Implementierung. Sie beginnen beide noch mit der Abfrage, ob die Eingangssignale und die gespeicherten Registersignale übereinstimmen. Dann jedoch spalten sich die Wege.

 Variante 1

Bei der Implementierung muss man bedenken, dass eine direkte Ausgabe des Registerinhalts von der Form a <= r, nur machbar ist, wenn das Register im Prozess nicht geändert wurde. Da Signalzuweisungen erst mit der END PROCESS Anweisung erfolgen, ist es bei einer Änderung der Registersignale nicht möglich diese aktuellen Werte im selben Takt auszugeben. Sie sind erst im nächsten Takt verfügbar. Die Schaltung würde also zwei Takte benötigen, um den gewünschten Algorithmus zu verwirklichen. Diese Verzögerung entsteht durch die sogenannte Gleichzeitigkeit der Berechnungen.



. . . IF (e /= r) THEN              -- Eingang ungleich Register: r <= e;                  -- Eingang in Register schreiben ELSE                          -- Eingang gleich Register: r <= r;                  -- alten Registerwert speichern END IF; a <= r;                       -- Register immer ausgeben END IF; END PROCESS; END arch_regchange;



Die Angabe des ELSE-Zweiges bewirkt, dass ein Synthesewerkzeug automatisch Speicherelemente (Flipflops) einbaut, damit die Registersignale über das Ende des Prozesses hinweg erhalten bleiben. In diesem Fall redet man von Inferred Logic, die schon in der Spezifikation angesprochen wurde. Die gleiche Wirkung erreicht man auch, wenn der komplette ELSE-Zweig fortgelassen wird.

 Variante 2

Diese Variante, die hier auch als Lösung gewählt wurde, braucht nur einen Takt für den Algorithmus. Allerdings wird hier der Registerinhalt im Falle einer Änderung nicht direkt an den Ausgang ausgegeben, wie in der obigen Variante.
Statt dessen wird einfach gleich der Eingang zum Ausgang durchgeschalten. So ist es möglich die aktuellen Registerwerte auch bei einer Änderung im selben Takt auszugeben. Unserer Meinung nach, entsprach dies mehr der Aufgabenstellung, daher wurde Variante 2 bevorzugt.




. . . IF (e /= r) THEN               -- Eingang ungleich Register: r <= e;                   -- Eingang in Register schreiben a <= e;                   -- Eingang ausgeben ELSE                           -- Eingang gleich Register: r <= r;                   -- alten Registerwert speichern a <= r;                   -- Register ausgeben END IF; END IF; END PROCESS; END arch_regchange;



Nachdem diese Arbeit erledigt ist, kann man die Schaltung nun testen.